臺積電拿下決定性戰役

出品 | 虎嗅科技組

作者 | 丸都山

編輯 | 苗正卿

頭圖 | 視覺中國

在2nn工藝製程的決戰上，臺積電又一次跑到了前面。

12月6日，據中國臺灣媒體《經濟日報》報道，臺積電已在新竹縣的寶山工廠完成2nm製程晶圓的試生產工作。 據悉，此次試生產的良品率高達60%，大幅超越了公司內部的預期目標。

值得一提的是，按照臺積電董事長魏哲家曾在三季度法說會上的表態，2nm製程的市場需求巨大，客戶訂單未來可能會多於3nm製程。

從目前已知信息來看，臺積電已經規劃了新竹、高雄兩地的至少四座工廠用於2nm製程的生產，在滿產狀態下，四座工廠在2026年年初的2nm總產能將達12萬片晶圓。

在三星工藝開發受挫，英特爾代工業務前途未卜的背景下，臺積電在芯片代工行業中，已經取得壓倒性優勢。

自芯片代工行業進入先進製程後，2nm的節點就被普遍認爲是“決戰節點”。

它的特殊性在於，過去各家早已得心應手的“FinFET架構”在這個尺度下已經開始失效，CMOS器件與生俱來的“短溝道效應”又一次被暴露出來。

這裡需要補充一個知識點：我們常說的14nm、7nm工藝節點實際指的是晶體管導電溝道的長度（由於溝道長度不容易被觀測，業界通常用更加直觀且接近的柵極長度代指工藝節點）。

CMOS器件功能越複雜，晶體管的密度就會越大，這就必然需要溝道長度越來越小。可問題是，隨着溝道長度的縮短，溝道管中的源極和漏極的距離也會越來越短，因此柵極很難再保證對溝道的控制能力，也意味着柵極電壓夾斷溝道的難度變大，即產生短溝道效應，從而出現嚴重的電流泄露。

爲了解決這個問題，華人科學家胡正明在1999年提出了“鰭式場效應晶體管”架構，也就是FinFET。在這個結構中，柵門被設計成了類似魚鰭狀的3D結構，能夠讓晶體管溝道長度減少的同時，大幅減少電流泄露的問題。

FinFET架構的出現，讓摩爾定律被續命將近20年，直到進入5nm工藝製程後，該架構也開始逐漸失效。

由此，GAAFET架構又被提出來。與前者相比，GAAFET架構相當於將柵極的鰭片旋轉90°，然後再在垂直方向上分成了多條鰭片，來增加其與溝道的接觸面積。

FinFET架構與GAA架構的區別，三星半導體代工論壇

這條技術路線得到了業內的廣泛認可，但卻讓代工難度呈指數級上升。

因此，當臺積電在開發3nm工藝製程時，並沒有急於改用GAAFET架構，而是繼續選擇在FinFET結構上縫縫補補。應該說，臺積電的技術還是非常過硬的，從蘋果的A17芯片算起，過去兩年所有使用臺積電3nm工藝代工的芯片都沒有出現明顯的發熱或是高功耗的問題。

與此同時，由於FinFET工藝非常成熟，臺積電所有從事3nm代工的產線，其良率都能達到80%以上，甚至逼近90%。

相比於臺積電的保守，三星則選擇了“一步到位”，直接在3nm工藝節點上就改用GAAFET架構。但由於開發難度過大且時間緊迫，其3nm試生產的良率不足20%，根本無法滿足量產需求。

這也直接導致了，臺積電幾乎包攬了全球的3nm芯片產能，其三季度財報顯示，臺積電期內的營收達到235.04億美元，同比增長36.27%；淨利潤達到100.63億美元，同比增長50.18%。

在3nm工藝代工賺得盤滿鉢滿後，臺積電在2nm工藝上的開發更加遊刃有餘。這也很好解釋了，爲什麼讓三星跌跟頭GAAFET架構，臺積電在試生產時，甚至可以拿出優於預期的表現。

按照臺積電此前公佈的路線圖，在相同功耗下，採用N2工藝的芯片在性能上將比N3E（第二代3nm工藝）提升10%-15%。

雖然聽起來提升有限，但臺積電也提到過，在相同性能下，N2工藝的芯片將比N3E功耗降低25%-30%，這對於消費電子芯片廠商，尤其是SoC的設計廠商，吸引力無疑是巨大的。

不過，2nm工藝的代工價格大概率也會非常貴，而且是普通消費者都能感知到的貴。

根據中國臺灣媒體的預測，臺積電2nm單片晶圓的代工價格可能會高達3萬美元，相比之下，4nm工藝單片晶圓的價格爲1.5萬美元，3nm工藝單片晶圓的價格爲1.85萬美元。

這還沒有考慮到芯片設計廠商的研發及流片成本。過去在28nm時代，芯片研發費用大概是5000萬美元，推進到16nm時則被提到到1億美元，再到5nm時，這項費用已經達到5.5億美元。

預計2nm芯片的研發費用，可能高達數十億美元。可以預見的是，這些成本終將轉移到消費者頭上。

2nm芯片的價格如此高昂，一方面是因爲各個環節的成本都在上升，另一方面也是因爲臺積電在芯片代工行業中，已經形成了事實上的壟斷。

僅在今年，臺積電便兩次提高其代工費用，不僅是對3nm工藝製程，甚至早已成熟、成本理應下降的5nm工藝製程的價格亦被提高4%-10%。

那麼在進入2nm工藝時代後，行業內還有能掣肘臺積電的力量嗎？

三星電子方面，這家公司在3nm工藝製程上跌了個大跟頭後，立志要在2nm工藝製程上完成追趕。此前業內就有傳聞稱，三星電子已經有暫停3nm工藝開發，全力“All in”2nm工藝的打算。

考慮到其位於華城的S3產線，在還未正式量產3nm晶圓前，就開始計劃將設備升級爲2nm工藝的配套設備，這種說法可能並非空穴來風。

但按照三星電子的規劃，其2nm產能至少要到2027年才能量產。

另一邊的英特爾，雖然已經完成18A工藝（等效2nm）的試生產工作，但被曝良率過低，且公司正處於動盪期，量產時間也是遙遙無期。

以此來看，在2nm工藝製程的開發上，臺積電的競爭對手目前仍難以望其項背，而對於下游廠商來說，未來相當長的一段時間內，只能默默承受臺積電的加價。